相关热词搜索：
新型数字CCD相机及其图像数据传输卡设计
新型数字CCD相机及其图像数据传输卡设计 关键词：CCD相机FGPA 图像数据传输卡 PCI总线 随着ＣＣＤ技术的发展，频率高、数字化的新型ＣＣＤ相机不断出现。Ｃ ＣＤ相机输出的数字化，简化了相机与传输采集系统的接口设计，使数字ＣＣＤ 相机正越来越多地成为实时ＰＣＩ控制、数据采集、图形图像处理、遥感遥测等 系统中的探测器。这种ＣＣＤ相机多采用帧转移型体系结构，转换速度快，量化 精度、量子效率高。准确理解相机的接口信号及其时序关系，掌握其图像数据传 输卡的原理及实现方法，可大大拓宽数字ＣＣＤ相机的应用领域，提高应用系统 的灵活性。１ 数字ＣＣＤ相机及其接口技术 在本系统中使用ＤＡＬＳＡ公司生产的ＣＡ－Ｄ７－１０２４Ｔ数字Ｃ ＣＤ相机。该相机是一种帧转移型的ＣＣＤ相机，相机的空间分辨力为１０２４ ×１０２４像元，单像元尺寸为１２μｍ×１２μｍ，１００％填充因子。在相机 内部采用了相关双采样（ＣＤＳ）、垂直反晕（ＶＡＢ）等技术，大大提高了相 机的成像品质。相机输出经过采样、量化的数据，量化精度为１２位，最大帧频 为８．４Ｈｚ，电子快门。相机内部由ＣＣＤ图像传感器、驱动器、定时器、Ａ ／Ｄ转换等模块组成。其接口信号分为两类：用户总线接口信号和数据总线接口 信号。
用户总线接口信号包括：
·ＥＸＳＹＮＣ 触发帧读出信号，是必备信号。当ＥＸＳＹＮＣ固定接 低电平时，相机以最大帧速率输出图像数据；
当ＥＸＳＹＮＣ正负交替时，它的 下降沿触发帧读出。
·ＰＲＩＮ 像元复位信号，为可选信号。在两次ＥＸＳＹＮＣ有效之间 复位像元（给积累电荷的电容放电），从而缩短有效曝光时间。ＰＲＩＮ低有效， 在其上升沿开始有效曝光。如果ＰＲＩＮ固定接高电平，积分时间最大；
如果Ｐ ＲＩＮ被固定接低电平，探测器收集不到任何图像信息。
·ＢＩＮ 像元合并信号，也是可选信号，可以控制像元合并。像元合并 后会降低相机的空间分辨率，但会增强探测器对光的敏感性。ＢＩＮ信号高有效，不用时将其接为低电平。
以上信号均由应用系统产生，送给相机，为应用系统根据需要设定相机的 工作模式提供了手段。
数据总线接口信号为相机输出信号，包括：
·ＤＡＴＡ０～１１ １２位数据总线。ＤＡＴＡ０～１１是相机输出的、 分别对应目标某个像元灰度的１２位图像数据。
·ＳＴＲＯＢＥ 像元时钟信号。ＳＴＲＯＢＥ是图像数据的像元时钟。
它的频率与数据速率相同，即使数据无效，ＳＴＲＯＢＥ仍然连续交变。为了获 得有效的图像数据，传输卡应在ＦＶＡＬ和ＬＶＡＬ为高电平时，在ＳＴＲＯＢ Ｅ的下降沿进行数据锁存。
·ＦＶＡＬ 帧同步信号。ＦＶＡＬ高电平表明相机正输出一帧有效数据。
·ＬＶＡＬ 行同步信号。当ＦＶＡＬ为高电平时，ＬＶＡＬ高电平表明 相机正输出一个有效的像元行。在两个有效行之间，ＬＶＡＬ会变低跳过几个无 效的像元，跳过的像元数取决于相机的型号和预触发设定。
图像数据传输卡正是利用这些接口信号来实现对相机的控制及图像数据 的抓取操作。为提高信号的抗干扰能力，所有这些接口信号均按ＲＳ４２２规范 以差分方式在数字相机和图像传输卡间进行传输，传输电缆为１００Ω屏蔽双 绞线。图１表示了相机接口信号之间的时序关系。
当ＰＲＩＮ由低电平向高电平跳变时，相机开始曝光。达到设定的曝光时 间后，使ＥＸＳＹＮＣ信号变低，触发帧读出。此时相机首先进行帧转移，帧转 移一结束，输出信号ＦＶＡＬ由低变高表示有效的数据帧开始，ＬＶＡＬ由低变 高表示相机正输出有效像元行。当ＦＶＡＬ和ＬＶＡＬ再一次变低时，表示一帧 数据输出结束，可以开始第二次触发帧读出（使ＥＸＳＹＮＣ有效）。第二次曝 光可在第一次帧转移结束后与第二次帧读出启动前这段时间进行，曝光时间在一 定范围内可调。
２ 数字ＣＣＤ相机图像数据传输卡的设计实现 在应用系统中，数字ＣＣＤ相机图像数据传输卡的主要任务是产生相机工作所需的输入信号，解译相机的输出信号，使相机在电控方式下工作 并实时、 正确地抓取相机输出的图像数据，在相机和计算机内存之间建立硬件传输通道。
为了适应数字ＣＣＤ相机数据传输速率的不断提高，早期基于ＩＳＡ总线的图像 数据传输卡正逐步向基于ＰＣＩ总线的传输卡过渡。
２．１ 图像数据传输卡电路说明 笔者设计开发的适用于ＤＡＬＳＡ公司ＣＡ－Ｄ７－１０２４Ｔ型数字 ＣＣＤ相机的图像传输卡的原理框图如图２所示。
驱动转换接口电路对相机与传输卡间的接口信号进行ＲＳ４２２和ＴＴ Ｌ电平间的相互转换；
双口ＲＡＭ为帧存储器，经编程控制可将相机输出的一帧 图像数据写入，或经ＰＣＩ桥读出图像数据至内存。采用帧存储器可以实现多个 相机同时曝光，图像数据分时通过计算机总线写入内存。ＦＰＧＡ时序发生器用 来产生双口ＲＡＭ的地址线、读写控制线以及相机和传输卡正常工作所需的联络 信号。ＰＣＩ接口芯片是计算机与双口ＲＡＭ及ＦＰＧＡ间的桥梁，在它们之间 实现数据、控制信号的传输，并可通过初始化设置，实现ＰＣＩ协议提供的各种 传输模式。
２．２ ＦＰＧＡ时序逻辑发生器设计 本图像数据传输卡采用ＡＬＴＲＡ公司生产的ＦＰＧＡ芯片ＥＰＭ７１ ２８ＳＬＣ８４－１５作为时序逻辑发生器。通过在系统编程（ＩＳＰ）使其实 现一个２０位计数器、一个１位计数器、两个锁存器及十几个非标逻辑门的功能。
其中２０位计数器给１Ｍ×４Ｂｉｔ的帧存储器提供地址；
１位计数器用来对卡 上的３０ＭＨｚ时钟信号进行二分频，产生１５ＭＨｚ的ＶＣＬＫ信号；
两个锁 存器分别输出行同步和场同步信号；
逻辑门用来实现信号的与、或、非等逻辑运 算。
ＡＬＴＥＲＡ公司的ＭＡＸ＋ＰＬＵＳⅡ编程仿真工具软件，可对ＦＰＧ Ａ芯片进行在系统编程、仿真、调试，大大提高了传输卡设计的灵活性和对不同 型号相机的适应能力，缩短了传输卡的研发周期。使用ＡＨＤＬ编程语言对ＦＰ ＧＡ芯片进行在系统编程，程序文件的主体如下：
ＢＥＧＩＮ ＨＳＹＮＣ ＝ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｑ ０．．０ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｃｌｏｃｋ ＝ ＦＶＡＬＴ＆Ｓ ＴＲＯＢＴ＆ＬＶＡＬＴ＆ ＧＰ５ ＃ ＧＰ５＆ＶＣＬＫ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｄａｔａ ０．．０ ＝ ＨＳ ＹＮＮ ＶＳＹＮＣ ＝ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｑ ０．．０ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｃｌｏｃｋ ＝ ＦＶＡＬＴ＆Ｓ ＴＲＯＢＴ＆ＬＶＡＬＴ＆ ＧＰ５ ＃ ＧＰ５＆ＶＣＬＫ ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｄａｔａ ０．．０ ＝ ＶＳ ＹＮＮ ＳＴＲＯＯ ＝ ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆ ＧＰ５ Ａ １９．．０ ＝ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ． ｑ １９．．０ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ａｃｌｒ ＝ ｓｃｌｒ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｃｌｏｃｋ＝ＦＶＡＬ Ｔ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆ ＧＰ５ ＃ ＧＰ５＆ＶＣＬＫ ／ＷＥ ＝ ＦＶＡＬＴ＆ＬＶＡＬＴ＆ ＳＴＲＯＯ ／ＯＥ ＝ ＦＶＡＬＴ ＦＶＴＡ ＝ ＦＶＡＬＴ ／ＦＶＴＡ ＝ ＦＶＡＬＴ ＶＣＬＫ ＝ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ１．ｑ ０．．０ ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ１．ｃｌｏｃｋ ＝ ＶＶ ＣＬＫ ＶＶＣＬＫ ＝ ＣＬＫ ＆ ＧＰ５ ２ＶＣＬＫ ＝ ＶＶＣＬＫ Ｆ１ ＝ Ａ１９＆ＧＰ５ ＨＳＹＮＮ ＝Ａ５＆Ａ６＆Ａ７＆Ａ８＆Ａ９＆ＧＰ５ ＶＳＹＮＮ ＝Ａ１４＆Ａ１５＆Ａ１６＆Ａ１７＆Ａ１８＆ＧＰ５ ＥＮＤ ２．３ 多层高速印制电路板设计 笔者研制的图像数据传输卡的印制板设计为四层板，除了顶层和低层外， 单独设计了电源和地层，这是基于ＰＣＩ总线板卡的基本要求。另外，由于卡上 的数据、地址及控制信号多为高速信号，在进行印制板设计时，还必须注意以下 几点：
·ＰＣＩ桥引脚的最大走线长度限于１．５英寸，ＣＬＫ信号走线长度限 于２．５±０．１英寸，且只连接一个负载；
·板上的共享ＰＣＩ信号线的无负载特性阻抗（Ｚ０）应控制在６０～１ ００Ω；
·ＰＣＩ控制信号应考虑上拉电阻；
·每个电源引脚都要对地去耦合，处理开关电流的冲击。一般跨接０．０ １μＦ高频去耦电容；
·采集卡应遵守最大引脚电容小于１０ｐＦ的限制；
·共享的ＰＣＩ信号在板上，只能带一个负载。
在深入研究了数字ＣＣＤ相机接口要求的基础上，按照以上的设计原理， 自行研制成功基于ＰＣＩ总线的、适用于多相机同时曝光的图像数据传输卡。该 卡在机载多波段偏振成像系统原理样机中成功地通过了调试。测试数据表明，图 像数据传输卡能够满足系统的设计要求。
